英瑞德检测

EMC辐射整改方法

时间:2016-07-17 03:12来源:CE认证中心 作者:CE认证中心 点击:

  EMC辐射整改方法
EMC辐射整改

  申请CE认证时,一旦EMC电磁兼容超标,那多半的辐射超标。辐射也是常见的容易超标的项目。面对超标的数据,大部分工程师都一筹莫展,不知道从何下手。下面介绍几项整改实用的方法。

  1. 找出所有的晶振,看看这些频点是哪些晶振/时钟/高频信号的倍频

  2. IC的电源去耦也很重要

  3. 这些时钟信号和高频信号,下面要有一个完整的地线平面做回流

  EMC主要就三招,屏蔽,接地,滤波,还有一个更重要的就是布局和布线.EMC是个系统工程,EMC应该从设计开始就遵循EMC的设计规则,EMC整改没有万能药,EMC整改对谁来说,都是一件很困难的事情,EMC整改只能去对照规则一条一条的确认,哪里违反了规则,就去改哪里,我们只能给出建议,EMC整改的事情还是需要产品的设计工程师来解决。对于这种单点时钟信号的,你就去找这些时钟信号和高频信号,1.从源头衰减 2.找传播路径,把路径切断,路径有两种,空间辐射的,还有线路传导耦合的,找准源头和路径最关键。同时请参考下面的时钟设计规则,看看自己的设计有没有不符合设计规范的地方。

  EMI之时钟设计

  在进行产品的硬件设计过程中,EMI问题应该在设计之初就加以考虑,以降低后续整改所要花费的财力和人力等。

  本文就以时钟信号为例,对其进行EMI设计,降低辐射干扰。

  (1)原理图设计

  1、时钟芯片的电源与其它电源用磁珠隔开,磁珠后加去耦电容,去耦电容由22uF的钽电容和0.1uF、0.01uF、0.001uF的瓷片电容组成,这些电容可分别针对不同频率的噪声进行滤波。通常,22uF适用于10MHz以下的噪声,0.1uF适用于5MHz~66MHz,0.01uF适用于40MHz~80MHz,0.001uF则适用于更高频率的噪声。示意图如下,可根据实际使用情况对电容进行调整。

  2、在时钟信号线上,通常需进行源端阻抗匹配,如33R的匹配电阻;同时,在匹配电阻之后,对于频率高于66MHz的时钟,加一个3~5pF的电容,对于频率低于66MHz的时钟,可加一个10~15pF的电容,形成RC滤波器,抑制500M以上的高频辐射。其中,加大R和C可减小EMI辐射,但时钟波形也会变差。

  (2)PCB设计

  1、时钟芯片的电源去耦电容应尽量靠近芯片的电源管脚放置。

  2、尽量控制时钟线的过孔数,通常不要超过2个。

  3、如果时钟线有过孔,可在过孔的相邻位置,加一个旁路电容,以确保时钟线换层后,参考层(相邻层)的电流回路连续。如下图:

  4、所有时钟线原则上不允许跨岛。当时钟频率较高时,若实在做不到不跨岛,可在两个跨岛之间靠近时钟线的地方放置一个0.1uF的电容,以形成镜像通路。

  5、时钟线要远离其它信号线,最好进行包地处理。

  6、时钟的上下拉电阻尽量靠近时钟芯片放置。

  7、进行绕线时,进去的线和出来的线应尽量远。